标准单元
标准单元 — iEDA 开源文档与工程实践。
本目录内容
5.10 Spare Cell
旦芯片制造出来，如果在其中发现任何功能问题或需要在下一次制造中进行某些功能增强，那可真是个棘手的任务。不过，有了备用单元，这些改动可以变得轻而易举。
025.1 标准单元
作为ASIC（特定应用集成电路）设计中的基本构建单元，标准单元具有明确定义和预特性化的特点。它们具备高度的可重用性，能够在不同的项目或系统中被重复使用，从而节省大量ASIC设计时…
035.2 标准单元库
标准单元库是现代ASIC设计流程中不可或缺的一部分，它为设计人员提供了一系列预定义的逻辑单元，可大大缩短设计时间并提高设计的可靠性和性能。在物理设计中，标准单元库起着至关重要的作…
045.3 Well Tap Cell
井栓单元 [well tap cell]（或Tap单元）用于防止CMOS设计中的锁存现象。在第4部分闩锁效应中有所涉及。井栓单元将nwell连接到VDD，将p-衬底连接到VSS，…
055.4 Decap Cell
Decap [Decoupling Capacitor : 去耦电容器] 单元是一种特殊的Filler cell。当电路中大量单元同时翻转时会导致冲放电瞬间电流增大，使得电路动态…
065.5 Endcap Cell
在芯片制造过程中，标准单元放置在边界处的晶体管很容易受到损坏。为了防止边界处的这种损坏，标准单元库中有一种特殊类型的单元，称为边界单元 [boundary cell]，也叫做 b…
075.6 多比特触发器与单比特触发器
在物理设计中，触发器是一种关键的元素，用于存储和传输数字信息。首先，让我们聚焦于单比特触发器 [single-bit flip flop : SBFF]。这是一种基本的触发器，可…
085.7 集成时钟门控
在如今科技飞速发展的时代，低功耗应用场景需求日益增多，尤其是对于手持电子设备。在众多手持产品中，用户都希望能够拥有更长的电池寿命。我们只有确保嵌入设备中的片上系统（SoC）耗电更…
095.8 连接单元
在当今高科技领域，物理设计中的连接单元扮演着不可或缺的角色。它们是用于连接逻辑门输入端的标准单元，能够提供稳定的高电平或低电平信号。由于晶体管的一些限制，尤其是在较低技术节点上，…
105.9 Flip-flop和Latch
Flip-flop是任何ASIC设计中最常用的时序元件，尤其是D型触发器。在D触发器中，D代表延迟，意味着输出是输入D的延迟版本。而Latch是最简单和基本的时序元件。一般来说，…