芯片设计环节

芯片设计环节 is part of the open iEDA documentation set. Content is being expanded; use the links below or the English site navigation to continue.

本目录内容

逻辑综合上承 RTL级的电路设计(.v文件) ，下启后端布局布线的物理设计，前后端的分界线，其目标是基于某个特定的工艺库，将RTL级描述的电路转换成门级网表描述的电路，使用 …

逻辑综合阶段输出了门级网表和设计约束文件（SDC），紧接着步入物理设计阶段。芯片设计的物理设计通常被简称为布局布线（PnR），其实不那么准确。在布局之前的大量工作包括布图规划（…

布局范畴的I/O单元和模块的布放都在布图规划时完成了，并且决定了布局方案—— 展平式布局 or 层次化布局，因此布局的剩余任务主要是根据布局方案对标准单元进行布局。标准单元具…

布局后紧接着进行时钟树综合。时钟树综合问题：给定时钟单元分布，构建时钟网络（树）以实现时钟源到达各个寄存器的时序需要，期间需满足给定的各类约束，并尽可能节约设计资源。我们先从时钟…

布局和时钟树综合之后进行布线操作。主要内容：完成标准单元的信号线的连接，布线工具需要考虑到布线拥塞消除、优化时序、减小耦合效应、消除窜扰、降低功耗、保证信号完整性等问题。由于电…