活动 · DOC

iEDA-Chip-001

第1次：20220202，在110nm工艺“一生一芯”两个学生的CPU核设计，28万门级的处理器芯片，实现25MHz的流片结果；

开源 EDA面向 AI社区文档动态目录

doc — iEDA-Chip-001

# open iEDA stack
$ ieda open iEDA-Chip-001
[nav ] module linked         ok
[docs] pages indexed         ok
[ai  ] state exportable      ok
→ continue exploring

iMapsynthesisiFPfloorplaniPDNpoweriPLplacementiCTSclockiTOoptimizationiRTroutingiSTAtimingAiEDAdesign dataiPCLlayout modeliMapsynthesisiFPfloorplaniPDNpoweriPLplacementiCTSclockiTOoptimizationiRTroutingiSTAtimingAiEDAdesign dataiPCLlayout model

4本节页面

RTL→GDS开源流程

AI可导出状态

GPL-3.0开源许可

芯片参数

第1次：20220202，在110nm工艺“一生一芯”两个学生的CPU核设计，28万门级的处理器芯片，实现25MHz的流片结果；

SoC规格：

5级顺序单发射RV64I处理器核
实现AXI4总线互联网络，设计有两个时钟
集成了UART、QSPI Flash、ChipLink外设

芯片参数：

•工艺：110nm
•面积：约3 ×3.5 cm
•功耗：dynamic = 48mW，leakage = 7 mW
•频率：25MHz
•规模：78W Gates
•特性：支持Linux，5级流水线，Chiplink、UART、和SPI，外接板卡时钟

版图结果

iEDA第一次支持芯片设计并流片版图和板卡测试结果

NAV

邻近页面

页面

iEDA-Chip-002

打开该小节文档。

了解更多页面

iEDA-Chip-003

打开该小节文档。

了解更多页面

iEDA-Chip-004

打开该小节文档。

了解更多页面

iEDA-Chip-005

打开该小节文档。

了解更多

用开放中间状态继续构建

每一页都连回可执行工具与面向 AI 的设计数据。

AiEDA → 联系社区