跳到正文
活动 · DOC

iEDA-Chip-005

第5次：20250105，在28nm工艺处理器芯片“果壳”（含321个宏模块，82.9万标准单元，1049万门晶体管，TT: 900MHz，4.0mm*2.7mm），测试频率1000MHz

阅读正文 → 工具链
开源 EDA面向 AI社区文档动态目录
doc — iEDA-Chip-005
# open iEDA stack
$ ieda open iEDA-Chip-005
[nav ] module linked         ok
[docs] pages indexed         ok
[ai  ] state exportable      ok
→ continue exploring
iMapsynthesisiFPfloorplaniPDNpoweriPLplacementiCTSclockiTOoptimizationiRTroutingiSTAtimingAiEDAdesign dataiPCLlayout modeliMapsynthesisiFPfloorplaniPDNpoweriPLplacementiCTSclockiTOoptimizationiRTroutingiSTAtimingAiEDAdesign dataiPCLlayout model
4本节页面
RTL→GDS开源流程
AI可导出状态
GPL-3.0开源许可

芯片参数

第5次：20250105，在28nm工艺处理器芯片“果壳”（含321个宏模块，82.9万标准单元，1049万门晶体管，TT: 900MHz，4.0mm*2.7mm），测试频率1000MHz

SoC规格：

  • 一个11级顺序单发射RV64I MAC处理器核
  • 实现AXI4总线互联网络，集成一个PLL，设计有三个时钟域
  • 集成了UART、QSPI Flash、ChipLink、SDRAM、VGA、PS/2外设
版图结果 6
iEDA第五次支持芯片设计并流片版图和板卡测试结果
NAV

邻近页面

页面

iEDA-Chip-001

打开该小节文档。

了解更多页面

iEDA-Chip-002

打开该小节文档。

了解更多页面

iEDA-Chip-003

打开该小节文档。

了解更多页面

iEDA-Chip-004

打开该小节文档。

了解更多

用开放中间状态继续构建

每一页都连回可执行工具与面向 AI 的设计数据。

AiEDA → 联系社区