学术论文矩阵
共 48 项。用筛选器缩小范围，点击卡片进入单独介绍页。
DD-DeepONet: A domain decomposition DeepONet framework for PDEs on structured domains with geometry and physics variatio
这是一项Journal成果（EABE），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →CircuitFlow: Learning Dynamic Representations for Logic Optimization
逻辑综合与映射相关，适合作为 AiMap / iMap 方向的学术入口。
详情 →SensTDDP: A Timing Sensitivity Analysis Framework with Application to Timing-Driven Detailed Placement
围绕时序与时钟结构的预测或优化，可对接 iSTA / iCTS / AiSTA 的工程路径。
详情 →A Survey of Machine Learning Approaches in Logic Synthesis
逻辑综合与映射相关，适合作为 AiMap / iMap 方向的学术入口。
详情 →AiEDA: An Open-Source AI-Aided Design Library for Design-to-Vector
该工作把开放设计状态系统化为可学习表示，是 iEDA.ai 智能层的产品化底座：工具跑流产生状态，Library 导出向量，模型再回流决策。
详情 →BoolSkeleton: Boolean Network Skeletonization via Homogeneous Pattern Reduction
逻辑综合与映射相关，适合作为 AiMap / iMap 方向的学术入口。
详情 →AiDRC: Accelerating Detailed Routing by AI-Driven Design Rule Violation Prediction and Checking
聚焦物理实现后端的可学习加速，与 iRT / iDRC 等点工具形成「算法—工程—评测」闭环。
详情 →AiLO: A Predictive Framework for Logic Optimization Using Multi-Scale Cross-Attention Transformer
逻辑综合与映射相关，适合作为 AiMap / iMap 方向的学术入口。
详情 →iPO: Constant Liar Parameter Optimization for Placement with Representation and Transfer Learning
布局阶段的表示学习或参数迁移，可与 iPL 及增量优化流程结合验证。
详情 →AiTPO: KAN-UNet Heterogeneous Network for Timing Prediction and Optimization at Global Routing
聚焦物理实现后端的可学习加速，与 iRT / iDRC 等点工具形成「算法—工程—评测」闭环。
详情 →OpenLS-DGF: An Adaptive Open-Source Dataset Generation Framework for Machine Learning Tasks in Logic Synthesis.
逻辑综合与映射相关，适合作为 AiMap / iMap 方向的学术入口。
详情 →iCTS: Iterative and Hierarchical Clock Tree Synthesis With Skew-Latency-Load Tree.
围绕时序与时钟结构的预测或优化，可对接 iSTA / iCTS / AiSTA 的工程路径。
详情 →A Delay-Driven Iterative Technology Mapping Framework.
逻辑综合与映射相关，适合作为 AiMap / iMap 方向的学术入口。
详情 →QR-DeepONet: Resolve abnormal convergence issue related to basis dimension in DeepONet.
这是一项Journal成果（venue TBD），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →Delay-Driven Rectilinear Steiner Tree Construction
聚焦物理实现后端的可学习加速，与 iRT / iDRC 等点工具形成「算法—工程—评测」闭环。
详情 →AiTO: Simultaneous gate sizing and buffer insertion for timing optimization with GNNs and RL.
围绕时序与时钟结构的预测或优化，可对接 iSTA / iCTS / AiSTA 的工程路径。
详情 →iPCL-M: Pre-training of Chip Layout for Metrics Evaluation and Optimization
面向版图预训练，尝试在同一骨干上覆盖表征、生成与指标评估，对应产品中的 iPCL 方向。
详情 →DiffDEG: Diffusion-Enhanced Design Evolution Graph Representation Learning for Post-Layout Optimization
这是一项Conference成果（DAC），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →iPCL: Pre-training for Chip Layout
面向版图预训练，尝试在同一骨干上覆盖表征、生成与指标评估，对应产品中的 iPCL 方向。
详情 →AiEDA-2.0: An Open-source AI-Aided Design (AAD) Library for Design-to-Vector
该工作把开放设计状态系统化为可学习表示，是 iEDA.ai 智能层的产品化底座：工具跑流产生状态，Library 导出向量，模型再回流决策。
详情 →A Fast, Iterative Clock Skew Scheduling Algorithm with Dynamic Sequential Graph Extraction
围绕时序与时钟结构的预测或优化，可对接 iSTA / iCTS / AiSTA 的工程路径。
详情 →Differentiable Net-Moving and Local Congestion Mitigation for Routability-Driven Global Placement
布局阶段的表示学习或参数迁移，可与 iPL 及增量优化流程结合验证。
详情 →An Efficient Parallel Fault Simulator for Functional Patterns on Multi-core Systems
这是一项Conference成果（DATE），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →Toward Advancing 3D-ICs Physical Design: Challenges and Opportunities
这是一项Conference成果（DAC），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →Simultaneous Conjugate Gradient and iAFF-UNet for Accurate IR Drop Calculation
这是一项Conference成果（ICCD），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →NeuralSteiner: Learning Steiner Tree for Overflow-avoiding Global Routing in Chip Design
聚焦物理实现后端的可学习加速，与 iRT / iDRC 等点工具形成「算法—工程—评测」闭环。
详情 →Net Resource Allocation: A Desirable Initial Routing Step
聚焦物理实现后端的可学习加速，与 iRT / iDRC 等点工具形成「算法—工程—评测」闭环。
详情 →Toward Controllable Hierarchical Clock Tree Synthesis with Skew-Latency-Load Tree
围绕时序与时钟结构的预测或优化，可对接 iSTA / iCTS / AiSTA 的工程路径。
详情 →Parallel AIG Refactoring via Conflict Breaking
这是一项Conference成果（ISCAS），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →Instance-level Timing Learning and Prediction at Placement using Res-UNet Network
围绕时序与时钟结构的预测或优化，可对接 iSTA / iCTS / AiSTA 的工程路径。
详情 →PCT-Cap: Point Cloud Transformer for Accurate 3D Capacitance Extraction
这是一项Conference成果（ISEDA），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →Enhancing ASIC Technology Mapping via Parallel Supergate Computing
逻辑综合与映射相关，适合作为 AiMap / iMap 方向的学术入口。
详情 →AiEDA: An Open-source AI-native EDA Library
该工作把开放设计状态系统化为可学习表示，是 iEDA.ai 智能层的产品化底座：工具跑流产生状态，Library 导出向量，模型再回流决策。
详情 →iPD: An Open-source intelligent Physical Design Tool Chain (invited)
这是一项Conference成果（DAC），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →iEDA: An Open-source infrastructure of EDA (invited)
这是一项Conference成果（DAC），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →V-GR: 3D Global Routing with Via Minimization and Multi-Strategy Rip-up and Rerouting
聚焦物理实现后端的可学习加速，与 iRT / iDRC 等点工具形成「算法—工程—评测」闭环。
详情 →Adaptive Reconvergence-driven AIG Rewriting via Strategy Learning
这是一项Conference成果（ICCD），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →AiMap: Learning to Improve TechnologyMapping for ASICs via Delay Prediction
逻辑综合与映射相关，适合作为 AiMap / iMap 方向的学术入口。
详情 →iPL-3D: A Novel BilevelProgramming Model for Die-to-Die Placement
布局阶段的表示学习或参数迁移，可与 iPL 及增量优化流程结合验证。
详情 →Handling Orientation and Aspect Ratio of Modules inElectrostatics-based Large Scale Fixed-Outline Floorplanning
这是一项Conference成果（ICCAD），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →Rethinking NPN Classification from Face and Point Characteristics of Boolean Functions
逻辑综合与映射相关，适合作为 AiMap / iMap 方向的学术入口。
详情 →iEDA:An Open-Source Intelligent Physical Implementation Toolkit andLibrary
这是一项Conference成果（ISEDA），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →Accurate Timing Path Delay Learning using Feature Enhancer withEffective Capacitance
围绕时序与时钟结构的预测或优化，可对接 iSTA / iCTS / AiSTA 的工程路径。
详情 →MEC: An Open-source Fine-grained Mapping Equivalence Checking Tool for FPGA
逻辑综合与映射相关，适合作为 AiMap / iMap 方向的学术入口。
详情 →Weight Uncertainty in Transformer Network for the Traveling Salesman Problem
这是一项Conference成果（ISEDA），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →An Adaptive Partition Strategy of Galerkin Boundary Element Method for Capacitance Extraction
这是一项Conference成果（DAC），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →Exploiting Architecture Advances ForSparse Solvers In Circuit Simulation
这是一项Conference成果（DATE），在 iEDA.ai 研究矩阵中归档，便于与产品能力交叉索引。
详情 →Jiaxi Zhang, Liwei Ni, Shenggen Zheng*, Hao Liu, Xiangfu Zou, Feng Wang, and Guojie Luo. "Enhanced fast Boolean matching
逻辑综合与映射相关，适合作为 AiMap / iMap 方向的学术入口。
详情 →